PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-199148

(43) Date of publication of application: 04.08.1995

(51)Int.CI.

G02F 1/133 G09G 3/36

(21)Application number: **05-337318**

(71)Applicant: SHARP CORP

(22)Date of filing:

28.12.1993


(72)Inventor: OMORI TAKUO

(54) DISPLAY DEVICE

(57) Abstract:

PURPOSE: To provide a display device which can prevent irregularities of a displayed picture and destruction of a driving means caused by disturbance of a display control signal.

CONSTITUTION: When a clock signal YD prescribing one display period of a liquid crystal panel 12 becomes abnormal, concretely, a high level period of the clock signal YD becomes longer than that of a normal time, a cut-off circuit 18 falls forcedly a display enabled signal DI to a low level. Thereby, driving circuits 13-15 supply forcedly a ground potential to each electrode. Therefore, driving voltage is not applied to the liquid crystal panel 12, a picture not desired is never displayed. Also, even when plural common electrodes are simultaneously selected being caused by abnormality of the clock signal YD, since the driving circuit 15 supplies a ground potential to all common electrodes, a large current is not made to flow in a circuit, and the circuit is not destroyed by a cause such as latch up.



LEGAL STATUS

[Date of request for examination]

25.07.1997

[Date of sending the examiner's decision of

08.06.1999

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3131341

[Date of registration]

17.11.2000

[Number of appeal against examiner's decision of

11-11249

rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

庁内整理番号

特開平7-199148

(43)公開日 平成7年(1995)8月4日

(51) Int. Cl. 6

識別記号

FΙ

技術表示箇所

G02F

1/133

520

G 0 9 G 3/36

審査請求 未請求 請求項の数1

OL

(全12頁)

(21)出願番号

特願平5-337318

(22) 出願日

平成5年(1993)12月28日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 大森 拓郎

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 西教 圭一郎

(54) 【発明の名称】表示装置

(57)【要約】

【目的】 表示制御信号の乱れに起因する表示画像の乱 れおよび駆動手段の破壊を防止することができる表示装 置を提供する。

【構成】 遮断回路18は、液晶パネル12の1表示期 間を規定するクロック信号YDの異常、具体的にはクロ ック信号YDのハイレベル期間が正常時よりも長くなっ たときに、表示許可信号DIを強制的にローレベルに立 下げる。これによって、前記駆動回路13~15は、各 電極に強制的にグランド電位を供給する。したがって、 液晶パネル12には、駆動電圧が印加されず、不所望な 画像が表示されることはない。また、クロック信号YD の異常に起因して複数のコモン電極が同時に選択された 場合であっても、駆動回路15は、全てのコモン電極に グランド電位を供給するので回路内を大電流が流れるこ とはなく、ラッチアップなどが原因で回路が破壊される ことはない。



【特許請求の範囲】

【請求項1】 表示手段と、

前記表示手段を駆動する駆動手段と、

前記駆動手段に、表示駆動に必要な表示制御信号と、電力とを供給する制御手段と、

前記表示制御信号の異常を検知する検知手段と、

前記検知手段の出力に応答して、前記駆動手段への電力 の供給を遮断する手段とを含むことを特徴とする表示装 置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置などに好適に実施される表示装置に関する。

[0002]

【従来の技術】図12は、従来例である液晶表示装置1の簡略化した構成を示すブロック図である。液晶表示装置1は、液晶パネル2と、セグメント駆動回路3と、コモン駆動回路4と、制御回路5と、電源回路6とを含む。

【0003】液晶パネル2は、一対の基板間に液晶層が 20 介在されて構成される。一対の基板は、それぞれ、ガラスなどの透光性基板の一方表面に、互いに並行に配置される複数の帯状電極と、帯状電極が形成された一方表面のほぼ全面を覆う配向膜とが形成されて構成される。一対の基板は、各基板が有する帯状電極の長手方向が直交するように、かつ各基板が有する配向膜が対向するように、間隔をあけて配置され、各基板の周縁部付近が接着剤によって接着される。前記一対の基板と接着剤とによって形成された空間内に液晶材料が注入され封止される。

【0004】このような構成の液晶パネル2において、一方基板側の帯状電極がセグメント電極S1~Smとなり、他方基板側の帯状電極がコモン電極C1~Cnとなる。セグメント電極S1~Smには、セグメント駆動回路3から所定の駆動信号が印加され、コモン電極C1~Cnにはコモン駆動回路4から所定の駆動信号が印加される。

【0005】液晶パネル2では、コモン電極とセグメント電極との交差部分の液晶材料が絵素となる。したがって液晶パネル2では、n×m個の絵素が行列状に配列していることになる。この絵素を選択的に駆動することによって、画像が表示される。

【0006】コモン駆動回路4は、後述する制御回路5によって制御され、予め定める期間(以下、「1表示期間」という)において、コモン電極C1~Cnに1本ずつ線順次で、予め定める電位の信号(以下、「走査信号」という)を印加する。1本のコモン電極に走査信号が印加されている期間を、1水平表示期間とする。

【0007】セグメント駆動回路3は、制御回路5から 与えられる表示データに基づいて、1水平表示期間毎 に、セグメント電極S1~Smに、表示データに基づいた電位の信号(以下、「表示信号」という)を印加する。セグメント駆動回路3は、複数のセグメント電極にそれぞれ対応した複数のシフトレジスタを有し、制御回路5から与えられるクロック信号XCKに応答して、与えられるデータD0~D7を順次シフトさせながら、シフトレジスタに書込む。全ての表示データの書込みが終了した時点で、一括してセグメント電極に前記書込まれた表示データに対応する表示信号を印加する。表示データの書込みは、書込むべき表示データの直前に書込まれた表示データに対する表示信号の印加が行われている水平表示期間内に行われる。

【0008】制御回路5は、表示データD0~D7と、クロック信号XCK, LPとをセグメント駆動回路3に与え、クロック信号LP, YDをコモン駆動回路4に与える。クロック信号YDは、前記1表示期間を規定するクロック信号である。クロック信号LPは、前記1水平表示期間を規定するクロック信号である。したがって、1表示期間内にn個のパルスが出力される。クロック信号XCKは、前述したようにセグメント駆動回路3が備えるシフトレジスタへの書込み動作を規定するクロック信号であり、1水平表示期間内にm個のパルスを出力する。

【0009】また制御回路5は、セグメント駆動回路3 およびコモン駆動回路4に、それぞれ反転制御信号Mを出力する。反転制御信号Mは、液晶パネル2の各絵素に印加される駆動電圧の極性の反転を指示する信号である。これは、液晶材料に直流電圧を長時間印加すると、液晶材料が破壊されてしまうため、所定の期間毎に絵素である液晶材料に印加される電圧の極性を正極性から負極性へ、または負極性から正極性へと反転させる必要があるためである。このような駆動方法は、交流化反転駆動などと称される。

【0010】電源回路6は、セグメント駆動回路3およびコモン駆動回路4に、それぞれ駆動電圧を供給する。【0011】図13は、液晶表示装置1の動作を示すタイミングチャートである。図13では、特にコモン駆動回路4の動作を示す。図13(1)は、クロック信号YDを示す波形図である。クロック信号YDは、1表示期間W2毎に、期間W1だけハイレベルとなる信号である。図13(2)は、クロック信号LPを示す波形図である。クロック信号LPは、周期W3のクロック信号である。周期W3は、1水平表示期間である。クロック信号YDのハイレベル期間W1は、周期W3よりも短く、クロック信号LPのハイレベル期間より長く選ばれ、かつ、クロック信号LPのハイレベル期間が含まれるタイミングでハイレベルとされる。

【0012】図13(3)は、コモン電極C1に印加される走査信号の波形図であり、図13(4)はコモン電 極C2に印加される走査信号の波形図である。コモン駆

20

動回路 4 は、コモン電極 C 1 に対応するラッチ回路によって、クロック信号 Y D のハイレベルをクロック信号 L P の立下り時刻 t 0 でラッチし、次のクロック信号 L P の立下り時刻 t 1 までレベルを保持する。ハイレベルの信号が与えられている間、所定の電位の走査信号が、コモン電極 C 1 に印加される。同様にして、時刻 t 1 から 1 周期 W 3 の間は、走査信号がコモン電極 C 2 に印加される。以下、コモン電極 C 3 \sim C n まで、走査信号が 1 本ずつ線順次で印加される。

[0013]

【発明が解決しようとする課題】図14は、液晶表示装 置1の異常時の動作を示すタイミングチャートである。 図14(1)に示すように、クロック信号YDがハイレ ベルである期間W4が、適正な期間W1より長くなり、 たとえばクロック信号LPの周期W3の3倍程度の長さ になった場合、コモン電極C1には、時刻t0~t3ま での間(周期W3の3倍の時間)、走査信号が印加さ れ、コモン電極 C 2 には、時刻 t 1~ t 4 までの間、走 査信号が印加される。したがって時刻 t 1~t3では、 コモン電極 C1, C2 が同時に選択されることになる。 【0014】このため、セグメント駆動回路3からの表 示信号が2本のコモン電極に同時に与えられるために、 表示される画像が乱れて見苦しいものとなる。また、複 数のコモン電極が同時に選択され、それぞれのコモン電 極に走査信号を供給するために、コモン駆動回路4の内 部に比較的大電流が流れ、ラッチアップが発生し、駆動 回路を破壊するおそれがある。

【0015】上述の異常は、制御回路5が過渡状態で安定しない場合、液晶表示装置1の生産工程にある場合、さらに液晶表示装置1をパーソナルコンピュータなどの30機器に組み込む場合などに起こり得る。制御回路5が安定しない場合とは、電源投入時や、液晶表示装置1が備える複数の表示モード(たとえば水平表示ライン数を変更する場合)を切換えるときなどである。生産工程にある場合とは、半田付け不良などである。生産工程にある場合とは、半田付け不良などである。液晶表示装置1を機器に組み込む場合とは、クロック信号YDの信号線が他の回路基板の信号線に接触した場合などである。

【0016】本発明の目的は、表示制御信号の乱れに起 40 因する表示画像の乱れおよび駆動手段の破壊を防止する ことができる表示装置を提供することである。

[0017]

【課題を解決するための手段】本発明は、表示手段と、 前記表示手段を駆動する駆動手段と、前記駆動手段に、 表示駆動に必要な表示制御信号と、電力とを供給する制 御手段と、前記表示制御信号の異常を検知する検知手段 と、前記検知手段の出力に応答して、前記駆動手段への 電力の供給を遮断する手段とを含むことを特徴とする表 示装置である。

[0018]

【作用】本発明に従えば、液晶表示パネルなどの表示手段は、駆動手段によって駆動され画像が表示される。前記駆動手段には、制御手段から表示駆動に必要な表示制御信号と、電力とが供給される。ここで、表示制御信号に異常が発生したことが検知手段によって検知されると、当該検知手段の出力に応答して、前記駆動手段への電力供給が遮断される。このように、表示制御信号に異常が発生した場合に強制的に駆動手段への電力供給を遮りが発生した場合に強制的に駆動手段への電力供給を遮りが表示手段に表示されることはなく、また不所望な動作によって駆動手段が破壊されることはない。

[0019]

【実施例】図1は、本発明の一実施例である液晶表示装置11の概略的構成を示すブロック図である。液晶表示装置11は、液晶パネル12と、上側セグメント駆動回路13と、下側セグメント駆動回路14と、コモン駆動回路15と、制御回路16と、電源回路17と、遮断回路18とを含む。

【0020】液晶パネル12は、一対の基板間に液晶層を介在させて構成される。一対の基板は、それぞれ、ガラスなどの透光性基板の一方表面に、互いに並行に配置される複数の帯状電極と、前記帯状電極が形成された一方表面全体を覆う配向膜とが形成されて構成される。本実施例では、一方基板に形成される帯状電極は、その長手方向長さの中間位置で分割されている。分割された2つの電極群のうち、一方電極群を上側セグメント電極群とし、他方電極群を下側セグメント電極群とする。上側セグメント電極群は、本実施例では640からなる。下側セグメント電極群は、本実施例では640からなる。また、他方基板に形成された電極がコモン電極となり、本実施例では、480本の電極C1~C480からなる。

【0021】液晶パネル12では、コモン電極とセグメ ント電極との交差部分に介在する液晶材料が絵素とな る。したがって、実施例の液晶パネル12では、640 ×480個の絵素が行列状に配列していることになる。 この絵素を選択的に駆動することによって、液晶パネル 12に画像が表示される。なお、液晶パネル12におい て、上側セグメント電極US1~US640とコモン電 極C1~C240とによって形成される絵素が配列され ている領域を上側面とし、下側セグメント電極DS1~ DS640とコモン電極C241~C480とによって 形成される絵素が配列されている領域を下画面とする。 上側セグメント電極US1~US640は、上側セグメ ント駆動回路13に接続され、下側セグメント電極DS 1~DS640は、下側セグメント電極駆動回路14に 接続される。またコモン電極C1~C480は、コモン 50 駆動回路15に接続される。

【0022】コモン駆動回路15は、後述する制御回路 16から与えられる表示制御信号に基づいて、予め定め る1表示期間において、コモン電極C1~C480に線 順次で予め定める走査信号を印加する。以下、このよう な動作を単に「走査」と称する。なお、1本のコモン電 極に走査信号が印加されている期間が1水平表示期間と なる。

【0023】コモン駆動回路15は、上側コモン駆動回 路19と下側コモン駆動回路20とを含む。上側コモン 駆動回路19は、コモン電極C1~C240に1本ずつ 10 線順次で走査信号を印加する。また下側コモン駆動回路 20は、コモン電極C241~C480に1本ずつ線順 次で走査信号を印加する。上側コモン駆動回路19およ び下側コモン駆動回路20は、1表示期間内に同時にか つ、同一タイミングで動作する。したがって、コモン電 極C1、C241、コモン電極C2、C242というよ うに、1水平表示期間において上画面のコモン電極と下 画面のコモン電極とに同時に走査信号が印加される。こ のように電極を2分割して分割した2つの電極群を同時 に走査することによって、分割しない場合に比べて1水 20 平表示期間を2倍長くすることができ、絵素を良好に駆 動することができる。

【0024】上側コモン駆動回路19は、駆動回路2 1, 22を含む。駆動回路21は、コモン電極C1~C 120を走査し、駆動回路22はコモン電極C121~ C240を走査する。下側コモン駆動回路20は、駆動 回路23,24を含む。駆動回路23は、コモン電極C 241~C360を走査し、駆動回路24はコモン電極 C361~C480を走査する。

【0025】上側セグメント駆動回路13は、制御回路 30 16から与えられる表示データUD0~UD7に基づい て、1水平表示期間毎に上側セグメント電極US1~U S640に、表示データに対応した表示信号を印加す る。下側セグメント駆動回路14は、制御回路16から の表示データLD0~LD7に基づいて、1水平表示期 間毎に下側セグメント電極DS1~DS640に、表示 データに対応した表示信号を印加する。上側セグメント 駆動回路13および下側セグメント駆動回路14は、同 時に、かつ同一タイミングで動作する。したがって、た とえばコモン電極 C1, C241 が走査されている1水 40 平表示期間では、上側セグメント駆動回路13は、コモ ン電極C1と上側セグメント電極US1~US640と によって形成される絵素を駆動し、下側セグメント駆動 回路14はコモン電極C241と下側セグメント電極D S1~DS640とによって形成される絵素を駆動す

【0026】制御回路16は、複数種類の表示制御信号 を出力する。表示制御信号として、表示データUD0~ UD7, LD0~LD7、クロック信号XCK, LP, YD、表示許可信号DIo、後述する極性反転信号Mが 50 ベルをクロック信号YDの立上りタイミングでラッチ

含まれる。表示データUD0~UD7は、上側セグメン ト駆動回路13に与えられる。表示データLD0~LD 7は、下側セグメント駆動回路14に与えられる。クロ ック信号XCKは、上側および下側セグメント駆動回路 13,14にそれぞれ与えられる。クロック信号LP, YDおよび表示許可信号DIoは、後述する遮断回路1 8を介して、上側セグメント駆動回路13、下側セグメ ント駆動回路14およびコモン駆動回路15にそれぞれ 与えられる。なお、遮断回路18は、後述する動作によ って表示許可信号DIoを表示許可信号DIに変換して 出力する。

【0027】電源回路17は、後述する構成によって、 基準電圧から複数種類の電圧を生成し、上側セグメント 駆動回路13、下側セグメント駆動回路14およびコモ ン駆動回路15にそれぞれ供給する。遮断回路18は、 後述する構成によって、クロック信号YDの異常を検知 し、表示許可信号DIoを強制的にローレベルに立下げ て、出力する。

【0028】図2は、遮断回路18の構成例を示す回路 図である。遮断回路18は、3個のフリップフロップ2 5~27と、2個のインバータ28,29とを含む。フ リップフロップ25は、D入力にクロック信号YDが与 えられ、CK入力にインバータ28からの出力であるク ロック信号LPの反転信号が与えられ、反転CL入力に インバータ29からの出力であるクロック信号YDの反 転信号が与えられる。フリップフロップ25のQ出力で ある信号SAは、フリップフロップ26のD入力に与え られる。フリップフロップ25は、D入力に与えられる クロック信号YDのレベルを、クロック信号LPの立下 りタイミングでラッチして、Q出力として出力し、クロ ック信号YDの立下りタイミングでリセットされる。

【0029】フリップフロップ26は、D入力にフリッ プフロップ25のQ出力である信号SAが与えられ、C K入力にインバータ28からの出力であるクロック信号 LPの反転信号が与えられ、反転CL入力にインバータ 29からの出力であるクロック信号YDの反転信号が与 えられる。フリップフロップ26の反転Q出力である信 号SBは、フリップフロップ27の反転CL入力に与え られる。フリップフロップ26は、フリップフロップ2 5のQ出力である信号SAのレベルを、クロック信号L Pの立下りタイミングでラッチし、そのレベルを反転Q 出力として出力し、クロック信号YDの立下りタイミン グでリセットされる。

【0030】フリップフロップ27は、D入力に表示許 可信号DIoが与えられ、CK入力にクロック信号YD が与えられ、反転CL入力にフリップフロップ26の反 転Q出力である信号SBが与えられる。フリップフロッ プ27のQ出力は、表示許可信号DIとして出力され る。フリップフロップ27は、表示許可信号DIoのレ

し、そのレベルをQ出力として出力し、フリップフロッ プ26の反転Q出力である信号SBの立下りタイミング でリセットされる。

【0031】図3は、コモン駆動回路15を構成する駆 動回路21の構成例を示す回路図である。駆動回路21 ~24は、同一の構成であるので、ここでは駆動回路2 1を例にとり説明する。駆動回路21は、120個のフ リップフロップF1~F120と、120個のセレクタ E1~E120と、インバータ30とを含む。駆動回路 21においては、1本のコモン電極に対して、それぞれ 10 1つのフリップフロップとセレクタとが対応する。

【0032】フリップフロップF1は、D入力にクロッ ク信号YDが与えられ、CK入力にインバータ30の出 力であるクロック信号LPの反転信号が与えられる。フ リップフロップF1のQ出力は、セレクタE1に与えら れるとともに、次段のフリップフロップF2のD入力に 与えられる。フリップフロップF1は、クロック信号Y Dのレベルを、クロック信号LPの立下りタイミングで ラッチし、ラッチしたレベルをQ出力として出力する。

[0033] フリップフロップF i (i=2~120) は、D入力に前段のフリップフロップFi-1のQ出力 が与えられ、CK入力にインバータ30の出力であるク ロック信号LPの反転信号が与えられる。フリップフロ ップFiのQ出力は、セレクタEiに与えられるととも に、次段のフリップフロップFi+1のD入力に与えら れる。なお、フリップフロップF120のQ出力は、セ レクタE120のみに与えられる。フリップフロップF iは、前段のフリップフロップFi-1のQ出力のレベ ルを、クロック信号LPの立下りタイミングでラッチ し、ラッチしたレベルをQ出力として出力する。

【0034】セレクタEi (i=1~120)は、フリ ップフロップFiのQ出力、極性反転信号M、表示許可 信号DIの各レベルに従って、後述する電源回路17か ら与えられる電圧信号V0, V1, V4, V5のうちの いずれか1つを選択して走査信号としてコモン電極Ci に出力する。

【0035】図4は、電源回路17の構成例を示す回路 図である。電源回路17は、6個の抵抗R1~R6と5 個のアンプ31~35とを含む。この抵抗R1~R6 は、この順序で直列に接続される。抵抗R1の接続側と 40 は反対側端部に基準電圧VEEが与えられ、抵抗R6の 接続側とは反対側端部はグランド電位とされる。抵抗R 2~R6の各抵抗値の比は、R2:R3:R4:R5: R6=1:1:a:1:1に選ばれる。電源回路17 は、基準電圧VEEを抵抗R1~R6によって抵抗分割 して得られる複数の異なる電圧を駆動電圧V0~V5と して出力する。

【0036】抵抗R1とR2との接続点の電圧は、アン プ31によって、低インピーダンスにして駆動電圧V0

アンプ32によって、低インピーダンスにして駆動用電 圧V1として出力される。抵抗R3とR4との接続点の 電圧は、アンプ33によって低インピーダンスにして駆 動用電圧V2として出力される。抵抗R4とR5と接続 点の電圧は、アンプ34によって低インピーダンスにし て駆動用電圧V3として出力される。抵抗R5とR6と の接続点の電圧は、アンプ35によって低インピーダン スにして駆動用電圧V4として出力される。なお、グラ ンド電位は駆動用電圧V5として出力される。

R

【0037】図5は、駆動回路21が備えるセレクタE 1の構成例を示す回路図である。セレクタE1~E12 0は、同一の構成であるので、セレクタE1を例にとり 説明する。セレクタE1は、4つのスイッチング案子3 6~39と、論理回路40とを含む。スイッチング素子 36~39は、トランジスタなどで実現され、論理回路 40からの制御信号G1~G4によって導通/遮断が制 御される。スイッチング素子36~39の各一方端に は、それぞれ駆動用電圧 VO, V1, V4, V5 が与え られ、各他方端は共通に接続される。したがって、セレ 20 クタE1は、スイッチング素子36~39の導通/遮断 を適宜制御することによって、駆動用電圧 VO, V1, V4, V5のうちのいずれかを1つ選択して出力するこ とができる。

【0038】論理回路40は、フリップフロップF1の Q出力、極性反転信号M、表示許可信号DIに基づい て、論理演算を行い、制御信号G1~G4を生成してス イッチング素子36~39の各ゲート端子に出力する。 論理回路40の真理値表は、下記の表1に示される。

[0039]

【表1】

30

真理值表

	DΙ	M	Q	G 1	G 2	G3	G 4	出力
ļ				(36)	(37)	(38)	(39)	
	0	-	_	0	0	0	1	V 5
	1	0	0	0	1	0	0	V 1
	1	0	1	1	0	0	0	۷٥
	1	1	0	0	0	1	0	V 4
	1	1	1	0	0	0	1	V 5

【0040】図6は、制御回路16の構成例を示すブロ ック図である。原発振回路41は、予め定める周波数の クロック信号を生成し、分周回路42に与える。分周回 路42は、与えられるクロック信号を、所定の分周比で 分周して出力する。分周回路42の出力信号は、マスク 回路43および分周回路44に与えられる。マスク回路 43は、分周回路42の出力信号を予め定める1水平表 示期間だけそのまま出力し、予め定める帰線期間だけ遮 断することによって、クロック信号XCKを生成して出 として出力される。抵抗R2とR3との接続点の電圧は 50 力する。分周回路44は、前記分周回路42の出力信号 10

を所定の分周比で分周して出力する。

【0041】分周回路44の出力信号は、カウンタ4 5、分周回路46およびカウンタ47に与えられる。カ ウンタ45は、前記分周回路44の出力信号のパルス数 を計数し、所定の計数値になるたびにパルスを出力する ことによって、クロック信号LPを生成する。分周回路 46は、前記分周回路44の出力信号を所定の分周比で 分周して、クロック信号YDを生成する。カウンタ47 は、分周回路44の出力信号のパルス数を計数し、所定 の計数値になるたびにパルスを出力することによって、 極性反転信号Mを生成する。

【0042】CPU(中央処理装置)48は、前述の各 回路41~47の動作を制御する。またCPU48は、 レジスタ49に「0」または「1」を書込むことによっ て、表示許可信号DIoを生成する。さらにCPU48 は、映像信号生成回路50を制御し、表示データUD0 ~UD7, LD0~LD7を出力させる。

【0043】図7は、上側セグメント駆動回路13の構 成例を示す回路図である。上側および下側セグメント駆 上側セグメント駆動回路13を例にとって説明する。上 側セグメント駆動回路13は、ラッチ回路H1~H64 0, I1~I640と、フリップフロップJ1~J64 0と、セレクタK1~K640と、インバータ51,5 2とを含む。なお、図面では、セグメント電極US1, US2に関連する構成のみを示す。

【0044】フリップフロップJ1は、D入力に所定の レベルが与えられ、インバータ52の出力の立上りタイ ミング、すなわちクロック信号XCKの立下りタイミン グで、D入力のレベルをラッチし、ラッチしたレベルを 30 Q出力として出力する。フリップフロップ J 1 のQ出力 は、ラッチ回路H1のCK入力と、フリップフロップ J 2のD入力とに与えられる。したがって、ラッチ回路H 1は、最初のクロック信号XCKが与えられたときにD 入力に入力されている表示データをラッチし、Q出力と して出力する。

【0045】フリップフロップ」2は、前記フリップフ ロップJ1と同様に、クロック信号XCKの立下りタイ ミングで、フリップフロップJ1のQ出力のレベルをラ ッチし、Q出力として出力する。フリップフロップ J 2 40 のQ出力は、ラッチ回路H2のCK入力と図示しないフ リップフロップJ3のD入力とに与えられる。フリップ フロップ J 2 に関して、最初のクロック信号 X C K が与 えられたときは、フリップフロップ J 1のQ出力はロー レベルであるが、次のクロック信号XCKが与えられた ときは、フリップフロップJ1のQ出力はハイレベルで あるので、フリップフロップJ2のQ出力もハイレベル となる。このように、フリップフロップ J 1, J 2, … の各Q出力は、クロック信号XCKが立下りたびに順次 ハイレベルとなる。

10

【0046】フリップフロップ J 1, J 2, …の各Q出 力は、それぞれラッチ回路H1, H2, …の各CK入力 に与えられている。したがって、表示データUD0~U D7をクロック信号XCKのタイミングに同期して与え ることによって、ラッチ回路H1, H2, …は入力され る表示データを順番にラッチしていく。ラッチ回路H 1, H2, …の各Q出力は、それぞれラッチ回路 I 1, I2, …の各D入力に与えられている。

【0047】ラッチ回路 I1, I2, …は、インバータ 51からの出力信号の立上りタイミングで、すなわちク ロック信号LPの立下りタイミングで、D入力に与えら れている表示データをラッチして、Q出力として出力す る。したがって、一水平表示期間において、次の水平表 示期間に表示すべき表示データを順番にラッチ回路H 1, H2, …に書込み(ラッチし)、全ての書込みが終 了した時点で、クロック信号LPを与えることによっ て、書込まれた表示データが一斉にセレクタK1, K 2,…に与えられる。

【0048】セレクタK1は、ラッチ回路I1のQ出 動回路13,14は、同一の構成であるので、ここでは 20 力、極性反転信号M、表示許可信号DIに基づいて論理 演算を行い、論理演算結果に基づいて、駆動電圧 V 0, V2, V3, V5のうちから1つを選択してセグメント 電極US1に出力する。セレクタK2,…についても、 セレクタK1と同様である。セレクタK1, K2, …の 構成は、前述の図5に示すセレクタの構成と同一であ る。異なる点は、駆動用電圧V1の代わりに駆動用電圧 V2を与え、駆動用電圧V4の代わりに駆動用電圧V3 を与えたことである。セレクタKの論理演算の真理値表 は、下記の表2に示される。

[0049]

【表2】

真理值表

DI	М	Q	G 1	G 2	G 3	G 4	出力
			(36)	(37)	(38)	(39)	
0	J	-	0	0	0	1	V 5
1	0	0	0	1	0	0	V 2
1	0	1	1	0	0	0	V0
1	1	0	0	0	1	0	V 3
1	1	1	0	0	0	1	V 5

【0050】図8は、遮断回路18の動作を示すタイミ ングチャートである。図8において、期間W1~W4 は、前述の図13および図14と同一の長さであるもの とする。図2を併せて参照して、図8(1)に示すよう に時刻 t 10で、表示許可信号DIoがハイレベルとな る。この時点では、クロック信号YDはローレベルであ るので、フリップフロップ27のQ出力である表示許可 信号DIはローレベルである。時刻t11で、図8

50 (2) に示すようにクロック信号YDがハイレベルに立 上ると、フリップフロップ27のQ出力はハイレベルと なる。図8(3)に示すクロック信号LPの立下り時刻 t12において、フリップフロップ25はクロック信号 YDのレベルをラッチし、Q出力である信号SAは図8 (4) に示すようにハイレベルとなる。クロック信号Y Dが正常である場合は、図面において2点鎖線で示すよ うに、時刻t12~t13の間でローレベルに立下るの で、信号SAもローレベルとなり、図8(5)に示すよ うにフリップフロップ26の反転Q出力である信号SA もハイレベルのままであるので、フリップフロップ27 10 はリセットされず、表示許可信号DIはハイレベルのま まである。

【0051】次に、クロック信号YDが異常状態である。 場合、すなわちクロック信号YDのハイレベル期間が図 8 (2) に示すように正常な期間より長くなった場合の 動作を説明する。この場合、次のクロック信号LPの立 下り時刻t13においては、クロック信号YDはハイレ ベルであるので、フリップフロップ25のQ出力はハイ レベルのままとなる。したがって、フリップフロップ2 6は、時刻 t 1 3 において信号 S A のハイレベルをラッ 20 チすることとなり、これによって反転Q出力はローレベ ルに立下る。このため、フリップフロップ27はリセッ トされ、Q出力である表示許可信号DIはローレベルと なる。その後、クロック信号YDがローレベルに立下る 時刻 t 1 4 において、フリップフロップ 2 5, 2 6 はと もにリセットされる。

【0052】以上のように本実施例によれば、コモン駆 動回路15の動作を制御するクロック信号YDが異常に なった場合、表示許可信号DIを強制的にローレベルに 立下げるようにした。したがって、上側セグメント駆動 30 回路13、下側セグメント駆動回路14、コモン駆動回 路15がそれぞれ備えるセレクタからは、強制的にグラ ンド電位が出力されることとなる。これによって、コモ ン電極とセグメント電極との電位差が0となり、液晶パ ネル12に不所望な画像が表示されることはない。ま た、クロック信号YDの異常に起因して複数のコモン電 極が同時に選択された場合であっても、セレクタにはグ ランド電位しか供給されないので、大電流が流れること はなく、駆動回路の破壊が防止される。

めの回路図である。本実施例は、前述の実施例で用いら れている遮断回路18の代わりに、図9に示す遮断回路 55を用いたことである。遮断回路55は、遮断回路1 8の構成要素であるフリップフロップ25~27および インバータ28、29に加えて、カウンタ56、57、 AND回路58およびインバータ59を設けたことであ る。遮断回路55は、クロック信号YDのハイレベル期 間が正常時より長くなったときに、表示許可信号DIを 「0」にすることに加えて、クロック信号YDの立下り から次の立下りまでの間のクロック信号LPのパルス数 50

12 が一定の数以上なければ表示許可信号DIを「O」にす るようにしている。

【0054】カウンタ56、57は、それぞれ、クロッ ク信号YDがハイレベルの間に予め定める設定値をロー ドし、クロック信号YDがローレベルになったときに、 クロック信号LPを立下り毎にカウントアップする8ビ ットのカウンタである。本実施例での設定値は、「10 h (16進数)」である。カウンタ56は、初期値とし て「10h」から計数動作を開始し、計数値「127 (10進数)」になった時点でCA出力を「1」にす る。これによって、カウンタ57は引き続きクロック信 号LPの立下り毎にカウントアップされる。カウンタ5 7は、初期値「0」から計数動作を開始し、計数値が 「127」になった時点でCA出力を「1」にする。す なわち、2つのカウンタ56,57によって、クロック 信号LPの立下り回路が「FFh (計数値では23 9)」になった時点でカウンタ57のCA出力が「1」 となる。

【0055】CA出力は、インバータ59によって反転 されてカウンタ56,57の各EP入力に入力される。 これによって、カウンタ56,57は、カウントアップ を停止する。このとき、CA出力は「1」を維持し、A ND回路58の一方入力に与えられる。AND回路58 の他方入力には表示許可信号DIoが与えられる。AN D回路58の出力は、フリップフロップ27のD入力に 与えられる。したがって、クロック信号YDの立下りか ら次の立下りまでの間のクロック信号LPのパルスの数 が「239」であれば、AND回路58の出力はハイレ ベルとなる。フリップフロップ27はクロック信号YD の立上りタイミングでD入力のレベルをラッチして、ハ イレベルのQ出力を表示許可信号DIとして出力する。 その後、前述したようにYDのハイレベル期間が正常時 より長くなる場合は、フリップフロップ25,26の動 作によってフリップフロップ27はリセットされ、表示 許可信号DIはローレベルに立下る。

【0056】図10は、遮断回路55の動作を示すタイ ミングチャートである。図10(1)に示すように、表 示許可信号DIoは常にハイレベルである。図10

(2) に示すように、最初にクロック信号YDが「1」 【0053】図9は、本発明の第2実施例を説明するた 40 になったとき、図10(5)に示すように表示許可信号 DIは「1」となり、クロック信号YDがハイレベルの 間に、2つ目のクロック信号LP(図10(3)参照) の立下り時刻で表示許可信号DIはローレベルとなる。 クロック信号YDがローレベルとなってから、クロック 信号LPが239回立下った時点でカウンタ57のCA 出力が図10(4)に示すように「1」となり、次のク ロック信号YDの立上りで表示許可信号DIは「1」と なる。

> 【0057】このように本実施例では、前述の実施例の ように単にクロック信号YDがハイレベルの間にクロッ

14

ク信号LPが2回以上立下った条件だけでは、複数のコモン電極を同時に選択しないという目的を達成するためには不充分であるので、新たな条件を追加している。すなわち、仮にクロック信号YDと次のクロック信号YDとの間隔が充分でない場合は、複数のコモン電極が同時に選択されるために、クロック信号YDの立下り後のクロック信号LPの数を計数するようにした。これによって、クロック信号YDの間隔が短く、コモン電極の走査が1巡しないうちに次のクロック信号YDが入力されて複数のコモン電極が同時に選択されることが防止される。

【0058】図11は、本発明の第3実施例を説明するための回路図である。本実施例は、上側および下側セグメント駆動回路13,14およびコモン駆動回路15に、表示許可信号DIのための入力端子がない場合を想定している。このような場合は、図11に示すような電源回路61を用いればよい。電源回路61は、前述の電源回路17の構成要素に加え、トランジスタ62,63および複数の抵抗R7~R15を設けている。表示許可信号DIのオン/オフに応じて、定電圧発生回路64か20ちの基準電圧VEEの供給を制御している。

【0059】電源回路61において、定電圧発生回路64からの基準電圧VEEは、トランジスタ62を介して、抵抗R1の一方端に与えられる。トランジスタ62のエミッターベース間には、抵抗R7が接続される。トランジスタ62のベースには、抵抗R8を介して、トランジスタ63のエミッタが接続される。トランジスタ63のコレクタは、グランド電位GNDに接続される。トランジスタ63は、ベースに抵抗R9を介して遮断回路18,55からの表示許可信号DIが与えられるととも30に、ベースーコレクタ間に抵抗R10が接続される。

【0060】表示許可信号DIがハイレベルであるとき、トランジスタ63は導通し、コレクタ電流が流れ、これによって、トランジスタ62が導通し、抵抗R1に基準電圧VEEが供給される。表示許可信号DIがローレベルであるとき、トランジスタ63は遮断され、コレクタ電流は流れないので、トランジスタ62も遮断され、抵抗R1への基準電圧VEEの供給が遮断される。本実施例においても、前述と同様の効果が得られる。

[0061]

【発明の効果】以上のように本発明によれば、表示制御信号の異常が検知されときは、駆動手段への電力供給を強制的に遮断するようにしたので異常のある表示制御信号に基づいて不所望な画像が表示手段に表示されることはなく、表示品位が向上する。また異常な表示制御信号に基づく不所望な駆動手段の動作が防止され、たとえば大電流が流れるなどして駆動手段が破壊されることが防止され、表示装置の歩留まりおよび信頼性が格段に向上

する。

【図面の簡単な説明】

【図1】本発明の一実施例である液晶表示装置11の概略的構成を示すブロック図である。

【図2】図1に示す遮断回路18の構成例を示す回路図である。

【図3】図1に示す駆動回路21の構成例を示す回路図である。

【図4】図1に示す電源回路17の構成例を示す回路図10 である。

【図5】図3に示すセレクタE1の構成例を示す回路図である。

【図6】図1に示す制御回路16の構成例を示すブロック図である。

【図7】図1に示す上側セグメント駆動回路13の構成 例を示す回路図である。

【図8】図2に示す遮断回路18の動作を説明するためのタイミングチャートである。

【図9】本発明の第2実施例に用いられる遮断回路55 の構成例を示す回路図である。

【図10】図9に示す遮断回路55の動作を説明するためのタイミングチャートである。

【図11】本発明の第3実施例に用いられる電源回路6 1の構成例を示す回路図である。


【図12】従来例である液晶表示装置1の概略的構成を 示すブロック図である。


【図13】コモン駆動回路4の正常時の動作を説明する ためのタイミングチャートである。


【図14】コモン駆動回路4の異常時の動作を説明する 0 ためのタイミングチャートである。

【符号の説明】

- 11 液晶表示装置
- 12 液晶パネル
- 13 上側セグメント駆動回路
- 14 下側セグメント駆動回路
- 15 コモン駆動回路
- 16 制御回路
- 17,61 電源回路
- 18,55 遮断回路
- 40 25~27 フリップフロップ
 - 28, 29, 59 インバータ
 - 56,57 カウンタ
 - 58 AND回路
 - 62,63 トランジスタ
 - 64 定電圧発生回路
 - R7~R10 抵抗
 - DI, DIo 表示許可信号
 - LP, YD クロック信号









(1) DIO W2
(2) YD
(3) LP
(4) SA
(5) SB
(6) DI
(11) til til 2 til 3 til 4


【図8】




【図10】




【図11】



【図12】



【図13】



【図14】

